DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

007791368 **Image available**
WPI Acc No: 1989-056480/198908

Contact type image sensor for driving printer - has dynamic-static shift

resistor circuit using thin film transistor NoAbstract Dwg 19/51

Patent Assignee: RICOH KK (RICO); RICOM OYO DENSHI KENKYUS (RICO-N)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 1007559 A 19890111 JP 87308396 A 19871204 198908 B

Priority Applications (No Type Date): JP 8739843 A 19870223; JP 8730080 A 19870212; JP 87308396 A 19871204

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1007559 A 3

Title Terms: CONTACT; TYPE; IMAGE; SENSE; DRIVE; PRINT; DYNAMIC; STATIC;

SHIFT; RESISTOR; CIRCUIT; THIN; FILM; TRANSISTOR; NOABSTRACT

Derwent Class: U14; W02

International Patent Class (Additional): H01L-027/14; H04N-001/02;

H04N-005/33 File Segment: EPI DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

02709959 **Image available**

CONTACT TYPE IMAGE SENSOR

PUB. NO.: **01-007559** [JP 1007559 A]

PUBLISHED: January 11, 1989 (19890111)

INVENTOR(s): KOBATA MITSUHIRO

INO MASUMITSU OSADA TAKETO

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

RICOH RES INST OF GEN ELECTRON [488199] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 62-308396 [JP 87308396]

FILED: December 04, 1987 (19871204)

INTL CLASS: [4] H01L-027/14; H04N-001/028; H04N-005/335; H01L-027/12;

H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 44.6

(COMMUNICATION -- Television); 44.7 (COMMUNICATION --

Facsimile)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 750, Vol. 13, No. 181, Pg. 20, April

27, 1989 (19890427)

ABSTRACT

PURPOSE: To contrive reduction of the area of a driving circuit by a method wherein there exists electrical isolation between a plurality of photoelectric conversion elements formed into a line, a selector switch section for the elements, and a photoelectric conversion element driving circuit section, and all of them are installed on one and the same transparent substrate, and a driving circuit is constituted of a CMOS transistor.

CONSTITUTION: A line of photoelectric conversion elements, a selector switch section 4, and a photoelectric conversion element driving circuit section 3 are electrically isolated from each other, constructed on one and the same transparent substrate 1. The driving circuit section 3 is built of a CMOS transistor. In this way, a photodetecting section 2, a driving circuit section 3, a selector switch section 4, and connecting metal electrodes 5 are installed on and the same transparent substrate 1, which enables compacting a sensor unit.

69日本国特許庁(JP)

❷ 公 開 特 許 公 報 (A)

昭64-7559

@Int_Cl_4

識別記号

庁内黎理番号

母公開 昭和64年(1989)1月11日

H 01 L 27/14 H 04 N 1/028 5/335 C-8122-5F 7334-5C

W-8420-5C ※審査請求 未請求 発明の数 1 (全19頁)

❷発明の名称 密着型イメージセンサ

> 创特 顯 昭62-308396

23H 顯 昭62(1987)12月4日

優先権主張 受昭62(1987)2月12日受日本(JP) 受特額 昭62-30080

❷昭62(1987)2月23日9日本(JP)動特願 昭62-39843

砂発 明者 光 裕 宮城県柴田郡柴田町大字中名生字神明堂3-1

用電子研究所株式会社内

60発 明 益 去 野 潴

充 長 田・

東京都大田区中馬込1-3-6 株式会社リコー内

仓発 明 者 砂出 顔 人 株式会社リコー 東京都大田区中馬込1-3-6 株式会社リコー内

RH. 願

リコー応用電子研究所

東京都大田区中馬込1丁目3番6号

宮城県柴田郡柴田町大字中名生字神明堂3-1

株式会社

30代 理 人 弁理士 高野 明近

最終質に続く

1. 強明の名称

お着型イメージセンサ

2. 特許請求の範囲

(1)、列状に形成された複数の光電整換楽子と、 該光電変換楽子に対応する選択スイッチと、シフ トレジスタを有する光電変換業子駆動回路とが絶 緑性を有すると共に透明な同一基板上に形成され、 前記駆動回路がCMOSトランジスタで構成され ていることを特徴とする歯差型イメージセンサ。 (2)、前紅座動回路がダイナミック・シフト・レ ジスタで構成されており、一方が値方に対して益 理が逆になる2つのクロックを用いるCMOSィ ンパータにて構成されていることを特徴とする特 許靖求の範囲第(1)項に記載の密着型イメージセ ンサー

- (3)、前記CMOSインパータが厳型に配置され ていることを特徴とする特許請求の範囲第(2)項 に記載の街 型イメージセンサ。
- (4)、前記驅動回路がスタテック・シフト・レジ

スタで構成されており、該駆動回路は転送想CM OSインパータを有することを特徴とする特許は 求の範囲第(1)項に記載の審差型イメージセンサ。 (5)、食能駆動回路がクロックドCMOSインパ ータを有することを特徴とする特許請求の範囲第 (4)項に記載の密着型イメージセンサ。

- (6)、前記摩助回路が転送型CMOSインバータ とクロックドCMOSインパータを有することを 特徴とする特許請求の範囲第(4)項に記録の密差 型イメージセンサ。
- (7)、前記透明な同一基板上に更にノイズ除去回 馬を形成し、放ノイズ除去回路が確認トランジス タのソース覚悟とゲート電極をショートさせたダ イオードから成るものであることを特徴とする特 許疑求の範囲第(1)項に記載の密若型イメージセ ンサ。
- 3. 発明の詳細な説明

技術分野

本発明は、由着型イメージセンサ、より詳細に は、等倍センサの駆動回路に関し、ファクシミリ

プリンタ、液晶プリンタ等の駆動回路、或いは、 液晶ディスプレイ、 B L ディスプレイ等の駆動回 路等に応用可能なものである。

従来技術

宙遊型イメージセンサは、ファクシミリブリン タ、被品プリンタ等の函像入力装置として使用さ れるものであるが、従来、その小型化について程 々の後案がなされている(例えば、電子情報通信 学会、論文誌、ED86-19、「光走安型街港 イメージセンサ」、神世気工學技式会社、基礎技 被研究所、山田、高橋、坂井、安陽子、二貫:又 は、CPM83-42「a-Si: H護高速A。-18ドットノ皿密着イメージセンサ』、東芝総合 研究所、提伯因其關強部、考邏、鈴木、須田、富 山、中井、森、満川〉。しかし、上記従来の密着 型イメージセンサは、受光部(光電変換部)と駆動 部(IC部)が男体にて構成されているため、IC 部と光常変換表子部を接続する必要があるため。 結構及が長くなり、そのため、結構の切断等によ り歩句りが悪く、また、これがノイズの発生の点

因となり、更には、センサ全体の面積を大きくし、 十分な小型化を図ることができない等の久点があった。

第50間は、従来のスタテック・シフト・レジスタの回路因、第51回は、その動作説明をする ための動理母路因で、このスタテック・シフト・ レジスタは、因示のように、帰還用のインパータ が付いており、クロック(データ・シフト用)が入

らなくても、データが保持されるため、クロック 関波数に影響されず安定な動作が得られる。しか し、その反面、回路が複雑となり、トランジスタ 数も増え、これは、センサの小型化、集積化。歩 智り向上の要求に反する。

上述のように、スタテック・シフト・レジスタはクロック周被数に左右されず、安定な動作が得られるが、日路が複雑になり使用するトランジスタ数も多い。これに対して、ダイナミック・シフト・レジスタは少数のトランジスタで構成できるという利点がある。

且 的

発明は、等倍型光センサの駆動回路に下PT (発照トランジスタ)を用いたダイナミック。スタテック・シフト・レジスタ回路を採用し、センサ 駆動回路の小面積化、集積化および。動作の安定 化を図ることを目的としてなされたものである。 様 成

本発明は、上記目的を達成するために、 列状に 形成された複数の光電変換素子と、 該光電変換楽

子に対応する選択スイッチと、シフトレジスタを 有する光電変換者子駆動回路とが絶縁性を有する と共に透明な同一基板上に形成され、前記駆動回 路がCMOSトランジスタで構成されていること を特徴としたものである。以下、本発明の実施例 に基いて設明する。

第1間は、本発明による等价センサユニットの一例を示す更部構成関で、関中、1は透明絶象基板、2は受光器、3は影動資務器、4は選択スイッチ部、5は接続用金属電板である。

第2回は、第1回に示した受光部2の新面回で、 回中、21は石英基板、22は保護膜(SiO₂。 Si₂N₄)、23は絶縁膜(SiO₂。Si₂N₄又 はa-Si:H)、24は金属電板(Cr)、25 は半導体膜(a-Si:H)、26は半導体膜(a -Si:OH)、27は透明電極(IT₂)で、保 透顔(SiO₂, Si₂N₄)22は、製膜温度: 250℃~350℃、PCVD法、反応ガス: SiH₄+NH₃+H₂、SiN₄+ aにて、0.5 am~1.5 amの膜厚に形成される。始級幅 (SiO,, Si,N,Xtta-Si:H)23tt. 反広ガス: SiHa+Oa、SiHa+NHa+Ha、 SiHa全ガス波量にて 0.5 pm~1.5 pmの 親戚に飛成される。帝国武績(Cェ)24は、劉政 温度:宝温~150℃、スパッタ製護にて0.1 gm~0.2gmの醇属に形成される。 半導体 腹(a-Si:H)25は、製腹温度:250~ 350℃、反応ガス:SiHa+Ha、PCVD法、 全ガス遊録300socmにて0.5sm~1.0 amの際点に発成される。半導体験(a - Si: O:H)26は、製酸温度:250~350℃、 反応ガス:SiHa+Oa+Ha、PCVD核、全 ガス流量300scomにて0.5 mm~1.0 µ m の膜域に形成される。また透明電極(ITO) 27は、電子ビーム加熱蒸着によって約1000 人の数球に形成される。

第3回は、第1回に示した駆動回路部3の斯町 関であるが、該駆動回路部3はCMOS(相補型 MOS)インバータで構成されており、関中、 31は石英基板、32はP*型拡散層(ポロンドー

プの多結品Si)、33はm*型拡散炉(リンドー プの多結品Si)、34は活性別(多結品Si)、 35は周間絶縁膜(SiO,又はSi,Na)、36 はゲート酸化数(SiOz)、37はゲート電極(多 結晶(Si)、38は金属電板、39は保護膜 (SiO₂又はSi₂N₄)で、拡散則32,33は イオン注入法により、イオン種 P*(n型)、B* (P型)、注入エネルギー:20~80K m V、ド ーブ量: 3.0×10 11/m 1にて形成される。 話性贈34は減圧CVD法により、反応ガス: SiH。(100%)+Ha、製酸温度:800~ 700℃、製数圧力: 0.05~10T.rrにて 1500人の設序に形成される。短問結論別35 及び保護別39は被圧CVD法により、反応ガス: SiH.+O./N.=100~300SCCM/ 50 S C C M、製製温度: 350~450℃、製 膜圧力:0.05~10T。rrにて約1.0μm の既序に形成される。ゲート絶縁脱36は、熱燈 化法により、反応ガス: O。、製製温度: 900 て~1100℃、製膜圧力:0.01Terr~大

気圧にて1300人の誤摩に形成される。ゲート 電極37は減圧CVD法により、反応ガス: SiH*(100%)+H*、製製型度:600~ 700℃、製設圧力:0.05~10T*** r にて3500人の設厚に形成される。また、金属電便 設38は、スパッタ法により、A r 雰囲気ガス内にてターゲットA & とし、製護圧力:0.05~ 1.0T** r にで約0.6** m の関摩に形成される。

第4個は、第1個に示した駆動回路3に用いる ダイナミック・シフト・レジスタの一例を酷明、第 6個は、第5回は、論理回路関、第 6個は、その動作説明をするための駆動タイミンクチャートで、試ダイナミック・シフト・レジスト・レジスタの一例を酷別、第 2段により1ピット(bit)を構成している。2 2段により1ピット(bit)を構成している。2 つのCMOSインバータのうち、(a)部位(クロックにより動作するクロック問題型(クロックの のHレベル、エレベルにより動作。非動作を繰り のサンベル、(b)部はクロックに影響されないイン バータとなっている。国示の場合、クロックを "H"で動作する1bitとなっている。このダイナミック・シフト・レジスタの動作は横型、縦型とも同じで、彼シフトレジスタは、第5回に示すように、クロック ◆で動作するビットと、クロック ◆で動作し、ピット 1 とピット 3 がクロック ◆で動作し、ピット 2 がクロック ◆で動作するという意味は、クロック ◆がハイレベル"日"の時に動作するということである)。各ピットの出力 Bi, Bi, Bi, t、センサ競み出し信号となる。

第6回のタイムチャートにおいて、まず、時間 T,で、センサ競み出し関始信号を"IN"に入 力する。この時点で、クロックサニ"H"であるから、ピット1及び3のCMOSインバータが動作するため、入力信号はB,に出力される。次に、時間 T,では、クロックサニ"H"となり、ピット1及び3が非動作、ピット2が動作となり、 B,に続み出し 号が現われる。時間 T,では、時間 T,と同様な動作状況となり、B,に読み出し信

号が見われる。この動作が、金ピットにわたって 行われ、センサ読み出し信号を発生させる。

面して、上記ダイナミック・シフト・レジスタは、2つの 機を有し、その1つは、第6箇のタイミングチャートに示すように、シフトレジスタから出た出た出た。 B。、B。がお互いにノイズ(スパイク性)をキャンセルするような被形である。 例えば、B。の立ち下がりのタイミングT。は、B。の立ち上がりタイミングT。と同時後である。 ここでおこり得る、又は、そのパイッチ値で超こり得るスパイク性のノイズをキャンセルすることができる。 けい 発生する ことが 登上が ひん。 これは B。についても同じことが 含える。

第7回は、上記ダイナミック・シフト・レジス タの他の特徴を設明するための間で、阿閦は、M SS(Metal - Semiconducutor - Semiconducutor) センサ・アナログスイッチのタイミングチャート

ないように、アナログスイッチの出力被影の動作 状態(電流が流れる)の時間を、従来では制御信号、 クロックの1/2両期であるところを1両期分乗 作させることができ、これによって上記残世符を 除去することができるようにしている。

従って、本発明によれば、

センサユニットのコンパクト化が可能である。 (センサユニットサイズが小さくできる) 接続椅子数が軽減されるためセンサユニット としての歩句りを向上させることができる。 センサユニットの作製工程数の低減が実現で き、コストを安領にできる。

等の利点がある。

•

第8図は、第4図万型第7図に示したダイナミック・シフト・レジスタをTFTにより構成したレイアウトを示す図で、図中、40にて示すように矢印で示した領域は活性層、41にて示すように思えにて示した領域はメタル部、42にて示すように図部分はポリシリコン領域、43にて示すように図部分はコンタクト領域で、

を示す因で、(a)関はMSSセンサの出力電流波 影を示す因、(b)因はPチャンネルトランジスタ (アナログスイッチ)の出力電流波形を示す因、 (c)因はPチャンネルトランジスタ(アナログ ス イッチ)の入力電圧波形を示す間で、MSS型の フォトダイオードセンサにおいて、着積型の値み 取り方式では、出力被影は玄電型の出力被影とな る。例えば、第7回に示すように、センサ出力は アナログスイッチの入出力被影に対して、患? 図(a)に示す故形となる。この時、この信号を Signal信号とNoise信号とに読み分けて信号の 2 仮化もしくはセンサとして附属性をもたせるた めに分割を行なう。この時、もじセンサ出力の足 引き部、bの部分がアナログスイッチの入力、出 力被悪より長いと出力を充分に読み取らないまま。 つまり光分に放電しないまま、電荷をセンサ内の コンデンサに蓄積してしまうことになる。この状 差では次にこのセンサを読み取る場合、浸電荷が あるため正確な信号が出力されないことになる。

而して、本発明では、このようなことが起こら

図の下部がクロック両難形のCMOSインパータの部分、上部がCMOSインパータとなっている。

このダイナミック・シフト・レジスタは、第5 対及び第6回に関して説明したように、クロック ♦で動作するピットとクロック♦で動作するピッ トが交互に並べられている。ここではピット1と 3 がクロック♦で動作し、ピット2がクロック € で動作し、各ピットの出力 Bao Baは、セ ンサ終み出し信号となる。まず、時間で、でセン サ脱み出しこめの信号を入力する。この時間で、 クロック • = "H" であるから、ピット1と3の CMOSインパータが動作し、入力信号はBiに 出力される。次に、時間で。では、グロックチェ "H"となり、ピット1と3が非論作、ピット2 が動作となり、8。に触み出し信号が取われる。 時間で」では、時間で」と同様な動作状況となり、 B」に読み出し信号が収われる。この動作が全ビ ットにわたって行なわれ、センサ設み出し償身を 発生させる。

第8日は、フォトセンサ部所部回で、第2日の場合と同様、21は石英基板、22は保護院、23は絶縁数、24は全域電極、25は半導体験、26は、護院、27は透明電板で、同回は、ダイナミック・シフト・レジスタで駆動するフォトセンサの構造団を示し、国示のように、数フォトセンサは透明電板27と全属電板24との間に半導体限25をはさんだサンドイッチ型のセンサである。

第10個は、上記フォトセンサ部を認動するダイナミック・シフト・レジスタの構造圏で、第10回(a)は平面構造図、第10回(b)は斯画構成図で、圏中、51は石英基板、52はP、N核飲別、53は別問絶縁数(SiО₂)、54は話性層(Poly Si)、55はゲート酸化数(SiО₂)、56はゲート電低(PolySi)、57。はドレイン電極、57。はソース電極、58は拡散層とメタルとのコンタクト領域を示しており、このようにして、TFTがフォトセンサと同一の基板上に形成されている。

シフト・レジスタも同じであるため、 築積化を見るためには、 ダイナミック・シフト・レジスタを使用した方が有利である。 従って、 センサ駆動回路を構成するTPT微を減すことにより集積化が可能となり、また、 1 ピット当りの駆動回路の面積減少により、 センサ解が小さくできるため、 練取り結成が向上する。

第13回は、ダイナミック・シフト・レジスタの基本となるTPTCMOS (相補型金属一酸化物一半導体) インバータの構造図で、第13回(b)は新面構造図で、第13回で、第13回で、第13回で、第13回で、第13回で、第13回で、第13回で、1はPチャンネルMOS部、目はNチャンネルMOS部、61は石英基板、62、はP+拡散局、62、はN+拡散局、63は別回絶縁膜、64は活性局、65はゲート酸化膜、66はゲートで低低、67はメタル、68は拡散層とメタルとのコンタクト何域を示しており、このようにして、アアーCMOSインバータ回路がフォトセンサと同一の基板上に形成されている。

このダイナミック・シフト・レジスタは、茁4

第11因及び第12回は、それぞれセンサ部と センサ駆動回路部を含めたセンサ1ビット分の目 路回で、脚中、MSSがMSSセンサー、ASが アナログスイッチ、DSRがダイナミック・シフト・レジスタで、ダイナミック・シフト・レジス タの出力は、CMOSインバータ2段を通してア ナログスイッチを動作させ、これによって、セン サ部から信号の読み出しを行なうが、その回路 としては、図示のように2通りの方法が考えられる。

このように、ダイナミック・シフト・レジスタを用いてセンサ駆動回路を構成することができるが、第4日に示したダイナミック・シフト・レジスタと、第50回に示したスタテック・シフト・レジスタの回路構成から明らかなように、1ピット当りのトランジスタの敵は、第4回に示したダイナミック・シフト・レジスタテック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタもダイナミック・シフト・レジスタ

図に示したように、CMOSインパータ2度により1ピットを構成しており、2つのCMOSインパータのうち、(a) は2相クロックにより動作するクロック同類型(クロックのHレベル、Lレベルにより、動作、非動作を繰り返す)、(b) はクロックにかかわらず、常時、動作状態となっている。因示の場合、クロックタ(コH) で動作するビットとなっている。

第14回及び第15回は、ダイナミック・シフト・レジスタをTFTにより構成した場合のレイアウトを示す図で、第14回は、機型ダイナミック・シフト・レジスタ(従来例)の一例を示す図、第15回は、級型ダイナミック・シフト・リジスタ(本発明の実施例)の一例を示す図はは話したの実施で示した例はははメタルのにて示すように気丸に気が破壊は対したが、72にて示すように気に発験で示した例とはメルシリンのは、73にて示すように図にて示すように図が示した例とはアナーシックはコンタクト領域、ASはアナーシック・シフト・レジスタ係、DSRはダイナミック・シフト・レジスタ係

であるが、両因から明らかなように、第14回に 示した模型のダイナミック・シフト・レジスタに 比して第15間に示した模型のダイナミック・シ フト・レジスタの方が集積化を図ることができる。

このダイナミック・シフト・レジスタの動作は 検型、観型とも同じで、減シフトレジスタは第5 関及び第6関にて説明したように動作する。

前述のように、ライン型イメージセンサのセンサ出力を時系列のパルス列として出力させるセンサ駆動図路として、通常、シフトレジスタが用いられる。以上は、このシフトレジスタとしてダイナミック・シフト・レジスタを用いる例について設明したが、前途のようにスタテック・シフト・レジスタは、クロック局被数に左右されず、安定な動作が得られる利点がある。

第16 選及び第17回は、第1週に示した駆動 図路部3としてスタティック・シフト・レジスタ を用いた場合の経路構成の一例を説明するための 図で、第16回は、シフトレジスタ論理目略図、 第17回は、シフトレジスタ回路器で、関中、

第18回は、上記シフトレジスタの動作技明を するためのタイムチャートで、まず、時間 T.() がHigb状型のとき)でセンサ糖み出し開始の 借号を入力する。この時点でクロック≠=High であるからピット1と3のCMOSインバータが 動作する。そのため入力信号はA。に出力される。 次に時間T。(♦がLoy状態のとき)ではクロッ クチ=Highとなり、ビット1と3が非動作。 ビット2が動作となりA。にセンサ競み出し供会 が残われる。しかし、そのときピット1と3のク ロックドゲートCMOSインバータⅠ。部の帰還 用スイッチングインパータ がON状態であるた めピット1センサ競み出し信号は、帰還ループ により保持され、安定する。次に、均皿で。(4 = High状態のとき)では、時間T.と同様な動作 状況になりA。にセンサ缺み出し借号が現われる。 しかし、そのときもピット2のクロックドゲート CMOSインパータ 1 a 都 帰還用スイッチング インパータがON状態であるためピット2のセン サ読み出し信号は帰還ループにより保持され、安

(;

 I_1 , I_2 はトランスミッション(転送型)ゲートC MOS インパータ部で、 ϕ , ϕ は駆動信号(クロック信号), A_1 , A_2 , A_3 , A_4 はセンサ競み出し信号である。

以下に、上記スタティック・シフト・レジスタの動作に関し、第16関に示した3ピット分のシフトレジスタ論選回路を使用して説明する。

スタティック・シフト・レジスタは、クロック
・で出力質号が初めて出てくるピットと、クロック
ク・で出力が初めて出てくるピットが交互に並べ
られている。ここではピット1と3がクロック
で初めて出力信号が出てくる。各ピットの
カA、A。A。はセンサ級み出し信号となる。
又データをインパータ出力電圧で伝達し、帰還ループを行うため、1。部のインパータがスイッチ
として使用してある(トランスミッシュンCMO
Sインパータがない状態でもデータを保持すること
ができ、そのため動作が安定する。

定する。この動作が全ピットにわたって行われ、 センサ誌み出し信号を発生させる。

第19回は、上記スタテック・シフト・レジスタを用いた等倍型光センサの経路関で、関中、! はシフトレジスタ部、Bは受光部、Eはアナログスイッチ(PobTr)である。

第20回は、上記シフトレジスタ回路の一例を 説明するためのレイアウト回で、四中、『』及び 『』はトランスミッションゲートCMOSインパ 一タで、斜級領域はポリシリコン部。矢印領域は メタル部。以丸領域は活性対象。図部領域はコン タクトホール部である。

第21関乃び第22関は、それぞれ他の突旋何を説明するための間で、関中、第16図乃至第 18回に示した突旋例の場合と同様の作用をする 部分には、第16週乃至第18回の場合と同一の 参風希外を付し、その詳細な説明は省略する。

第50回及び第51回に示した従来の(スタティック・シフト・レジスタ)は、前途のように、トランジスタを10個使用しているが、本実施によ

ると、第17回,第21回,及び第22回から明 らかなように、8個のトランジスタでよい。

せって、この実施例によると、従来技術においては、1ビット当り10個のトランジスタを使用していたものを8個のトランジスタで済ませることができ、これにより駆動国路の集積化を固ることができ、等倍型光センサユニットのコンパクト化を図ることができる。同時に、製品の参問りを向上させ、コストを低度化し、更には、製動国路の動作の安定化を図ることができる。

第23回及び第24回は、スタティック・シフト・レジスタ回路の他の何を説明するための回で、第23回は、シフトレジスタ論理回路回、第24回は、シフトレジスタ回路回で、回中、『1~1』はインパータ部で、 ***, *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | *** | **

以下に、上記スタティック・シフト・レジスタの動作に関し、第23回に示した3ビット分のシフトレジスタ論理回路を使用して説明する。

パータが動作する。そのため入力信号は A. に出 力される。次に時間T₂(∮がLow状態のとき) ではクロックチ=Hiihとなりピット1と3が 非動作。ピット2が動作となりA。にセンサ線み 出し信号が現われる。しかし、そのときピット1 と3の1。部の帰還用スイッチングインパータが ON状態であるためピット1センサ読み出し信号 は、帰還ループにより保持され、安定する。次に、 時間T』(≠=Hisb状態のとき)では、時端T。 と同様な動作状況になりA。にセンサ設み出し値 **矛が現われる。しかし、そのときもピット2の** Ia 部の帰還用スイッチングインバータ がON 状 誰であるためピット2のセンサ読み出し借号は帰 遠ループにより保持され、安定する。この当作が 全ピットにわたって行われ、センサ歳み出し信号 を発生させる。

第26因は、等倍型光センサの一例を説明する ための回路関で、回中、Iはシフトレジスタ部。 Iは受光部、耳はアナログスイッチ(PchTr) である。 スタティック・シフト・レジスタは、クロック・クロカイの日子が初めて出てくるビットと、クロッククで出力が初めて出てくるビットが交互にククックの出ている。ここではビット1と3がクロックに対してもが出てきて、ビット2がクロックのの出力信号が出てくる。各ビットののからで初めて出力信号が出てくる。各ビットののから、Ann、Anはセンサ線み出し信号と、毎日でいる。アデータをインパータ出している。のクロックドゲートのMのアプを行うため、InののクロックドゲートのMのアプを行うため、InののクロックドゲートのMのアプを行うため、InののクロックドゲートのMのアプを行うため、InののクロックドゲートのMのアプを行うため、Inののクロックを発力できない。ない状態ではアータを保持することができませない。

第25例は、上記シフトレジスタの動作説明 をするためのタイムチャートで、まず、時間下、 (↑がHigh状態のとき)でセンサ読み出し脚 始の信号を入力する。この時点でクロック↓= Highであるからピット1と3のCMOSイン

第27回は、放記シフトレジスタ回路の一例を 設明するためのレイアウト回で、図中、斜線領域 はポリシリコン部、矢印領域はメタル部、馬丸領域は活性対部。区部領域はコンタクトホール部で ある。

すなわち、この実施例は、第23関に示したシフトレジスタ回路において、1。都と1。都のインバータの駆動信号が阿一であることに着目して、この2つのクロックドゲートインバータをできるかざり近づけることにより、駆動信号ラインが単純になるようにレイアウトされている。

従って、この実施例によると、等益型光センサ ユニットのコンパクト化を図ることができ、飼時 に、製品の参替りを向上させ、コストを低度化し、 更には、駆動回路の動作の安定化、駆動信号ライ ンの入力キャパンタンスの低下等を図ることがで きる。

第28回及び第29回は、スタティック・シフト・レジスタ回路の他の例を説明するための例で、 図中、1はトランスミッション(転送型)ゲートC MOSインパータ部、EはクロックッドゲートC MOSインパータ部で、 ϕ , ϕ は駆動信号(クロック信号), A, A_1 , A_3 . A_4 はセンサ読み出し 信号である。

以下に、上記スタティック・シフト・レジスタの動作に関し、第28명に示した3ピット分のシフトレジスタ論規図路を使用して説明する。

スタティック・シフト・レジスタは、クロック・シフト・レジスタは、クロック・で出力値号が初めて出てくるビットが交互に並べったで出力が初めて出てくるビットが交互にカク・で初めて出力値号が出てされ、ピット 2 がクロックロックはない。 As. As. As. As. はセンサ級み出し信息し、帰避のファインパータがののクロックドゲートのよりにはいったが一トのようにはいる。このクロックドゲートの人力データがない。 クロック人力「多からの人力データがない場所が安

定する.

選30回は、上記シフトレジスタの動作性明 をするためのタイムチャートで、まず、 mT. (# がHig b 状態 とき)でセンサ独み出し屋 始 信号を入力す 。この時点でクロック 6 == Highであるからピット1と3のCMOSイン パータが動作する。そのため入力信号はA. に忠 力される。次に時間で』(*がLow状態のとき) ではクロック = Hishとなりピット1と3が 非動作。ビット2が動作となりA。にセンサ装み 出し借号が残われる。しかし、そのときピット1 と3のクロックドゲートCMOSインバータュ部 の幾連用スイッチングインパータがON状態であ るためビット1センサ絵み出し付号は、毎流ルー プにより保持され、安定する。次に、時間で。(♪ =High状態のとき)では、時間T.と同様な趣 作状況になりA。にセンサ競み出し信号が残われ る。しかし、そのときもピット2のクロックドゲ ートCMOSインパータ目祭の帰還用スイッチン グインバータ がON状態であるためピット2のセ

ンサ競み出し信号は帰還ループにより保持され、 安定する。この動作が全ピットにわたって行われ、 センサ競み出し信号を発生させる。

第31回は、本実施例により形成された等倍型 光センサの回路回で、図中、単はシフトレジスタ 部、以は受光部、Vはアナログスイッチ(Poh Tr)である。

第32因は、上記シフトレジスタ体の例を説明するためのレイアウト団で、関中、1はトランスミッションゲートCMOSインパータ。BはクロックドゲートCMOSインパータ。VIはCMOSインパータで、斜線領域はポリシリコン部、矢印領域はメタル部、風鬼領域は話性層部。区部領域はコンタクトホール部である。

第33間方型第35因及び第36間方型第38 団は、それぞれ本発明の他の実施術を説明するための間で、第33因及び第36回はシフトレジス タの論理回路団、第34因及び第37回はシフト レジスタ回路団、第35回及び第38回はタイミ ングチャートで、回中、第28因万型第30回に 示した実施例の場合と関模の作用をする部分には、 第28週乃至第30回の場合と同一の参照者号が 付してある。

面して、この実施例によると、従来技術においては、1ピット当り10個のトランジスタを使用していたものを8個のトランジスタで済ませることができ、これにより駆動回路の集積化を図ることができ、等倍型光センサユニットのコンパクト化を図ることができる。同時に、製品の参信りを向上させ、コストを低度化し、更には、駆動回路の動作の安定化を図ることができる。

育造のように、従来、告着型イメージセンサは、その構成部品である光電変換表子部のみを絶験結 板上に形成し、その他の構成部品は、外付けのI Cなどで構成している。そのため、光電変換表子 部と他の構成部品類の配線が長くなり、ノイズが 発生しやすかった。そのため、スイッチング漢子 や走弦 母発生回路をSOI構造(Silicoa on In aulater)の釋数トランジスタで光電変換表子と阿一番板上に作成することが思設されている。

第38回及び第40回は、上途のごとき存設 トランジスタの一例を説明するための構成団 で、第39回は新面構成因、第40回は平面構 成因で、因中、81は石英益板。82はP.N 拡放層, 83は層間絶象膜(81 。)。84は 活性層(poly-si)。85はゲート酸化関 (SiO_z), 86はゲート電極(poly-si), 87はメタル、88ヵはソース電極。88mはドレ イン発悟。89はコンタクト部で、囲示のように、 絶縁基板上(石英)81にpoly-siの活性層 84を形成し、ソースおよびドレイン電極部に水 ウ粛をドーピングし、チャンネル部にリンをドー プする。さらに、チャンネル部の上部に酸化铍 (SiOa)を形成し、さらにPoly-Siを形 成する。これによって、SOI構造の推理MOS 型のトランジスタが遊戯される。ごれによって、 光電変換業子と同一基板上に、トランジスタを作 成することができる。

本実施例は、上述のごとき存扱トランジスタを 改善してノイズ除去回路を構成し、試ノイズ除去 四路をも 途のごときSQI構造の移設トランジスタで構成したも である。

第40回において、寝政トランジスタのソース 電極とゲート電極を接続すると、この存態トラン ジスタは、ダイオードとして動作する。これは、 ソース電極とゲート電極を接続することによって、 MOS型トランジスタとしては動作しないけれど も、チャンネル部とドレイン部のPIN接合によって等価的なダイオードとして動作する。

第41回は、本実施例によるノイズ除去回路を 具備した密着型イメージセンサの一例を示す例で、 関中、91はノイズ除去回路(リミッタ)。92は 走査回路。93はセンサ部で、本実施例において は、ノイズ除去回路91を前述のようにして構成 したダイオードDを用いて受光部と同一の絶縁基 板上に構成している。

第42間(a)~(d)は、第41回に示したノイズ除去回路(リミッタ回路)の評糊を説明するための因で、(a)団はノイズ除去回路で、このノイズ 除去回路は、医示のように、入力被形に並列にダ

イオードDを接続したもので、その入出力特性は(b)図に示すようなものであり、その入力被形を(c)図とすると、その出力被形は問図(d)のように扱報を制限された被形となる。

ここで、センサー出力放形のノイズを考えると、 主なノイズはスイッチング時に発生するスパイク ノイズによる影響が最も大きく、これを散去すれ ばよい。すなわち、第43回において、(a)はク ロックパルス。(b)は出力信号被形であるが、こ の第43回(b)に示したスパイク雑音 Nを除去す ればよい。なお、第44回には、本実施例による ノイズ除去回路を付加した時の出力信号被形を示 す。

このようにすると、さらに、各センサーのパラ ソキによる最大報信のパラツキを一定にすること ができるため、センサーの重要な特性のひとつで ある白被形平規度(光電変換素子(センサー)すべ てに光を照射した時のセンサー出力のパラッキ) を向上させることができる。

なお、上記以外に、例えば、ノイズ除去用のダ

イオードを複数値使用し、それぞれのダイオード に流れる電流を低減させて、ノイズに対する広答 を述くするようにしてもよい。

第45回乃至第47回は、他の実施例を説明す るための間で、第45因は、ノイズ除去日路91 を有する歯差型イメージセンサの回路図、第46 図(a)~(d)は、第45回に示したノイズ除去段 路の辞載を説明するための間で、(a)因はノイズ 職去国路,(b)医はノイズ除去回路の入出力特性 因,(c)因は入力波游园,(d)居は出力波形器、 また第47回において、(a)回はクロックパルス。 (b)関はノイズ除去回路未使用時の暗出力信号。 (c)回は使用時の暗出力信号で、この実施損は、 ノイズ酸去用のダイオードを遊方向に接続し、あ る波形以下を撤去するようにしたものである。こ れを利用すれば、センサーの暗出力時(光電変換 弟子(センサー)に光を照射しない時のセンサーの 出力信号。遥 は、このレベルを基準にして、 S/N比を表しているため、この出力 号にパラ ツキがあると、S/N比が悪化してしまう。)

出力レベルを一定することができるため、ノイズ が始かし、S/N比が向上する。

第48因及び第48団は、他の実施例を動唱するため 国で、第48団は、ノイズ除去回路、第48団に示したリミッタ(ノイズ除去) 図第91を示す図。(b) 図は第48団(a) に示したリミッタ団路の入出力特性医。(c) 団は入力被形。(d) 団は出力被形で、この実施例はダイオードを信号出力施に2組接続し、ノイズ除去。時出力のパラツキの向上。白被形平坦底の向上をはかり、これにより、S/N比を向上させるようにしたものである。

従って、上記実施例によると、ノイズ回路を同一プロセスで作成することができる。ノイズ除去のための特別のICが不必要なため、コンパクト化がはかれる。信号振幅のパランキをなくすことができるため、白波形平坦度を向上させることができ、安定した出力がとり出せる。密着型イメージセンサにおいて、ノイズ除去国路を存扱トランジスタで作成することにより、先電変換部と同一

き、コストを安領にできる。 等の利点がある。

4. 関軍の領単な政明

第1回は、本元明による等倍センサユニットの 一側を示す要参検成団、第2回は、第1回に示し た受光部2の順面側、第3回は、第1間に示した 脳動資業部3の新面別、第4別は、第1例に示し **と智能収益3に用いるダイナミック・シフト・レ** ジスタの一俣を登明するための電気回路図、第5 調は、論理国際医、第6回は、その動作説明をす るための影動タイミングチャート、努了団は、ダ イナミック・シフト・レジスタの特徴を説明する ための間、第8団は、第4団乃単第7団に示した ダイナミック・シフト・レジスタをTPTにより 構成したレイアウトを示す因、第9因は、フォト センサ部新習園、第10箇は、ダイナミック・シ フト・レジスタの構造器、第11回及び第12回 は、それぞれセンサ部とセンサ車動目常部を含め たセンサ1ピット分の臼勢団、第13間は、ダイ ナミック・シフト・レジスタの基本となるTPT

絶録基板上に構成することができ 。 ノイズ除去 回路を構成トランジスタ構造とすることによって、

別のプロセスを必要とせず、 製できる。スイッチング選子や、走査信号発生日間で使用され 群談トランジスタと同一の構造とすることにより、 ノイズを効率よく験去できる。センサー出力を一 定の製質におさえることにより、ノイズを除去で きる。センサー出力を一定の製質におさえること により、センサーの白被形平坦度を向上させるこ とができる。

等の利点がある。

効 景

以上の説明から明らかなように、本発明による

- (イ)、センサユニットのコンパクト化が可能であ ス
- (ロ)、接続増子数が減少されるため、センサユニットとしての参省りを向上させることができる。
- (ハ)、センサユニットの作製工程の低減を実現で

CMOS(相補型金属一酸化物一半導体)インパー タの構造図、第14個及び第15回は、ダイナミ ック・シフト・レジスタをTPTにより構成した 場合のレイアウトを示す間、第16閏及び第17 関は、スタテック・シフト・レジスタの倫理目路 関、第17世は、その日路間、第18回は、上記 シフトレジスタの動作能唱をするためのタイムチ ャート、 終19時は、上記スタテック・シフト・ レジスタを用いた光センサの回路図、第20回は、 上記シフトレジスタ智楽の一例を説明するための レイアウト四、第21回及び第22回は、それぞ れ位の突旋側を顧明するための医、第23因及び 節24回は、スタテック・シフト・レジスタ日路 の他の例を整唱するための題、第25因は、上記 シフトレジスタの動作説明をするためのタイムチ ャート、第26回は、等倍型光センサの一何を設 切するための目論詞、第27回は、誰記シフトレ ジスタ国路の一側を説明するためのレイアウト図、 第28因及び第29因は、スタテック・シフト・ ンジスタ目路の他の例を説明するための団、鉱


30姓は、上記シフトレジスタの動作説明をする ため タイムチャート、第31回は、本実施例に より形成された等倍型光センサの目路図、第32 図は、上記シフトレジスタ部の一例を説明するた めのレイアウト圏、第33週及び第36回はシッ トレジスタの論理目略図、第34回及び第37週 はシフトレジスタ回路、第35回及び第38回は タイミングチャート、第39個及び館40回止、 本発明が適用される芽膜トランジスタの一例を設 現すめための瞬面囲、第41囲は、本発明による ノイズ除去日路を具備した密着型イメージセンサ の一例を説明するための電気回路選、第42週 (4)は、第41間に示したノイズ酸去日路(リミ ッタ)の一例を示す電気回路器。第42間(b)~ (d)は、それぞれ(a)図の回路の入出力特性図。 入力波形図,出力波形図,第43閏は、ノイズ除 去回路米使用時の出力放形を示す間、第44回は、 ノイズ独去回路使用後の出力放形を示す器、第4 5回万至第47回は、他の実施例を説明するため の電気回路因及び被影響、第48層及び祭49間

は、更に他の実施例を説明するための社会回路回及び被形図で、第50回は、従来のスタテック・ ンフト・レジスタの回路図、第51回は、その助 作説明をするための論理回路図である。


1 … 波明艳绿茶板、 2 … 受光停。 3 … 起助回路部、 4 … 選択スイッチ部、 5 …接続用金属電極、 2 1 …石英基板、22…保護膜、23…絶線膜、24 "…金属電框、25…半導体膜、26…半遺体隊、 27…透明電極、31…石英基板、32…P*型 软放灯、33mn*型拡散灯、34m括性层、 35…財闘絶験膜、36…ゲート酸化器、37… ゲート電板、38…金属電板、39…保護膜、 4.0 …話性財、4.1 … メタル部、4.2 … ポリシリ コン領域、43…コンタクト領域。51…石英基 板、52--P, N拡散層、53---週間絶縁膜、 54… 活性層、55… ゲート酸化酸、56… ゲー ト世様、 5·7,…ドレイン世板、 5 7.…ソース地 框、58…拡散層、61…石英基板、62,…P+ 拡散后、62.···N+拡散層、63···層面結構度、 64…活性別、65…ゲート酸化四、66…ゲー

ト電極、67…メタル、68…コンタクト領域、70…活性層、71…メタル部、72…シリコン領域、73…コンタクト領域、81…石英芸板、82…P, N拡散層、83…層間絶縁数、84…活性層、85…ゲート酸化膜、86…ゲート電極、87…メタル、881…ソース電極、881…ドレイン電極、89…コンタクト部。


特許出順人 株式会社リコー (ほか1名) 代 瑶 人 高 野 明 近 (歌記記)





第 2 図




第 3 図










(}





特開昭64-7559 (13)



















特開昭64-7559 (14)















特爾昭64-7559 (15)













\$ 28 ⊠









第 30 国













(i











特開昭64-7559 (18)



























第1頁の続き

⊕Int_Cl.⁴

識別記号

庁内整理番号

// H 01 L 27/12 29/78

3 1 1

7514-5F A-7925-5F

❷昭62(1987)2月23日9日本(JP)動特願 昭62-39845

昭62-30081

@昭62(1987)2月23日發日本(JP)動特願 昭62-39844

@昭62(1987)3月11日發日本(JP)動特額 昭62-57619